# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-102837

(43)Date of publication of application: 15.04.1994

(51)Int.Cl.

G09G 3/38 609G 3/20

(21)Application number : 04-250035

(71)Applicant : FUJITSU LTD

(22)Date of filing:

18.09.1992

(72)Inventor: KAI TSUTOMU


HASEGAWA KENZO **NAKAMURA MASANORI** 

# (54) DRIVING CIRCUIT FOR LIQUID CRYSTAL DISPLAY DEVICE

#### (57)Abstract:

PURPOSE: To provide the driving circuit for a liquid crystal display device capable of using a low-speed memory even when image data are processed at highspeed and information quantity increases and also capable of composing of the smaller number of memories, in the driving system provided with a memory for dividing an holding image data for a certain period, dividing a data electrode driver into plural blocks and supplying the image data in parallel.

CONSTITUTION: This circuit is composed of (q) data electrode drives (13-1)-(13-q), a dividing means 1 for dividing image data into (p) and (p) memories M1-Mp, and also of a storage means 3 for holding the image data divided into (p) by the dividing means 1 for a prescribed period and a storage control means 7 for rearranging the image data at the time of writing to or reading from the storage means 3 to the image data corresponding to the block division of the data electrode drivers and the data electrode drivers (13-1)-(13-q) are driven in parallel based on the image data in the storage means 3.



### **LEGAL STATUS**

[Date of request for examination]

11.12.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3238758

[Date of registration]

05.10.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19)日本百特計庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開香号

特開平6-102837

(43)公開日 平成6年(1994)4月15日

(51) Int.CL\*
G 0 9 C 8/36

**美別配号** 

庁内整理番号 7318—5 C FI

技術表示實所

3/36 3/20

W 7335-5Q R 7835-5Q

### 賽室間求 未開求 請求項の数4(金 11 頁)


(21)出墨書号 特職平4-250085 (71)出版人 000005228 富士選妹式会社 (22)出題日 平成4年(1992)9月18日 神奈川県川崎市中原区上小田中1015番地 (72)発明者 甲虫 虬 神奈川県川崎市中原区上小田中1015番地 富士通传式会社内 (78)発明者 長谷川 賢造 神奈川県川崎市中原区上小田中1015番地 育士通株式会社内 (72) 発例者中村 基町 神奈川県川崎市中原区上小田中1016香地 富士退休式会社内 (74)代理人 弁理士 石川 書男

### (54) 【発明の名称 】 校島安宗装置の郷跡回路

#### (57)【要約】

【目的】 国像データをある期間分割保持するメモリを 備え、データ電極ドライバを複数プロックに分割して 像データを並列に供給する調助方式において、面像データが高速になり情報量が多くなっても、低速度のメモリ の使用を可能とし、またより少ないメモリ数で構成可能 な液晶表示鈍量の認動回路を提供する。

【様成】 q個のデータ電低ドライバ13-1~13qと、関係データをp個化分割する分割手段1と、p個 のメモリM1~Mpからなり、分割手段1によりp分割 された回像データを所定の期間保持する記憶手段3と、 記憶手段3への書き込み時、或いは読み出し時の関係データを、データ電低ドライバのプロック分割に対応した 関係データに並び変える記憶制御手段7とを有して様成 し、データ電価ドライバ13-1~13-qは記憶手段 3の関係データに基づき並列に駆動する。



(2)

特別平6-102837

#### 【特許請求の範囲】

【首字項1】 q個(qは任意の正整数)のデータ管理 ドライバ(13-1~13-a)を備える液晶表示装置 の駆動回路であって、

1

画像データをヵ個(ヵは任意の正整数)に分割する分割 手段(1)と、

p個のメモリ(M1~Mp)からなり、前記分割子段 (1)によりp分割された画像ゲータを所定の期間保持 する記憶手段(3)とを有し、

記記憶手段(3)の画像データに基づき並列に駆動する ととを特徴とする液晶表示検索の駆動回路。

【請求項2】 a個(aは任意の正整数)のデータ電極 ドライバ(13-1~13-q)を備える被品表示決量 の駆動回路であって、

画像データをp個(pは任意の正整数)に分割する分割 手段(1)と、

p値のメモリ(M1~Mp)からなり、前配分割手段 (1)によりッ分割された関係ゲータを所定の期間保持 する記憶手段(3)と、

前記記憶手段(3)への書き込み時、或いは読み出し時 の画像データを、前記データ電響ドライバ(13-1~ 13-q)のブロック分割に対応した画像ゲータに並び 変える記憶制御手段(7)とを有し、

前紀データ電極ドライバ(13~1~13~g)は、前 紀記憶手段(3)の画像データに基づき並列に駆動する ととを特徴とする液晶表示装置の配助回路。

【請求項3】 前記液晶表示装置の影動回路は、 前記記憶手段(3)内にp分割された画像データのそれ ぞれを9個に再分割する再分割手段(4)と、 前配再分割手段(4)により再分割された関係ゲータを 合成して黄紀データ電極ドライバ(13-1~13q〉に供給する合成手段(5)とを有することを特徴と する請求項1または2に記載の液晶表示装量の認識回 以

【精水項4】 前記分割手段(1)は、画像データを奇 教養自及び偶数番目のグループに分割した後、更に r 値 (「はり/2を魅えない任意の正整数)に分割すること ... を特徴とする請求項1、2、または3亿記載の液晶表示 英置の収益回路。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は液晶表示装置の駆動回路 に係り、特に、国像データをある期間分割保持するメモ リを催え、データ電板ドライバを複数プロックに分割し て顕像ゲータを並列に供給する被暴表示基置の駆動回路 において、関係データが高速になり情報量が多くなって も、低速度のメモリの使用を可能とし、またより少ない メモリ数で構成可能な液晶表示装置の認動回路に関す ъ.

【0002】近年、被品表示装置の高回責化が要求され ており、このため、駆動回路における被品ドライバの最

大助作速度以上の速度で送られて来る関係データを被量 表示パネルに表示する必要があり、より小さな回路規模 で、低消費電力で、しかも低コストの液晶表示装置の収 動區路の実現を図る必要がある。

[0009]

**【従来の技術】図7に、従来の液晶表示装置の駆動回路** の様成四を示す。周囲に示すように、従来の液晶表示装 前記データ電極ドライバ(13-1~13-q)は、前 10 種の配動回路では、液晶ドライバの最大動作速度よりも 違い国像データDataを被品表示パネル11に表示す る場合、画像ゲータDataを第1から第3のメモリM 11~MI3に分割して記憶し、更に3個に分割したデ ータ電極ドライバ13-1~13-3を並列に動作させ ていた。

> 【0004】つまり、従来の被呂表示結婚の歌動回路に おいては、西像ゲータDataの速度を落とす方法とし て、3個のブロックに分けたデータ電極ドライバ13-1~13-3に対応した第1、第2、及び第3のメモリ 20 M11~M13を設け、書き込み時に分割して格納し、 跳み出し時には第1、第2、及び第3のメモリM11~ M13を並列に動作させることにより、3個のデータ電 個ドライバ13-1~13-3に並列に配像データを供 給していた。

[0005]

【発明が解決しようとする課題】 従って、従来の被具表 示装置の駆動回路では、画像データDataが高速にな り情報量が多くなると、それに応じた動作速度のメモリ を使用しなければならず、またデータ電極ドライバの分 30 割ブロック数が多くなると、メモリ数を増やさなければ ならないという問題があった。

【0008】本発明は、上駐問題点を解決するもので、 「画像データをある期間分割保持するメモリを備え、デー タ電価ドライバを複数プロックに分割して面像データを 並列に供給する被暴表示設置の駆動回路において、副像 データが高速になり情報量が多くなっても、低速度のメ モリの使用を可能とし、またより少ないメモリ数で様成 可能な液晶表示装置の駆動回路を提供することを目的と する.

[0007]

【課題を解決するための手段】図】は本発明の原理動明 図である。上記課題を解決するために、本発明の第1の 特徴の液晶表示装置の駆動回路は、a個(aは任意の正 竪数)のデータ電極ドライバ13-1~13-aを備え る波晶表示模型の駆動回路であって、画像ゲータを9個 〈pは任意の正整数〉に分割する分割手段1と、p個の メモリMI〜Mpからなり、放配分割手段)によりョ分 割された画像データを所定の期間保持する配性手段3と を有して構成し、貧色データ電極ドライバ13-1~1 50 3-4は、前記記憶手段3の画像データに基づき並列に

(3)

特頭平6-102837

#### 観動する。

【0008】また、本発明の第2の特徴の液晶表示装置 の駆動回路は、a個(aは任意の正整数)のデータ電響 ドライバ13-1~13-aを備える液晶表示装置の駅 動団路であって、画像データをp個(pは任意の正整) 数)に分割する分割手段1と、p倒のメモリM1~Mp からなり、前紀分割手段1によりヵ分割された関係デー タモ所定の期間保持する記憶手段3と、前記記憶手段3 への響き込み時、或いは蔵み出し時の関係データを、前 記データ電話ドライバ13-1~13-qのブロック分 10 手段7によってデータ電話ドライバ13-1~13-q 割に対応した面像データに並び変える記憶制御手段7と を有して構成し、前記データ電程 『ライバ13-1~1 3-0は、前記記憶手段3の画像データに基づき並列に 駆動する。

3

【0008】また、本発明の第3の特徴の被乱表示装置 の収動回路は、本発明の第1または第2の特徴の液晶表 示検量の収減回路において、前配配性手段3内に3分割 された画像ゲータのそれぞれを『個に再分割する再分割 手段4と、前配再分割手段4により再分割された回象デ ータを合成して前記データ電極ドライバ13-1~18 20 - q に供給する合成手段5 とを有して構成する。

【0010】更に、本発明の第4の特徴の液晶表示装置 の駆動回路は、本発明の第1、第2または第3の特徴の 被風表示貧風の歌助回路において、前記分割手段』は、 画像データを奇数番目及び倒数番目のグループに分割し た後、更にr値(rはp/2を越えない任意の正整数) に分割する。

[0011]

【作用】本発明の第1及び第3の特徴の液晶表示検証の 配助回路では、図1に示す如く、分割手段1により画像 30 データDataをp個(pは任意の正整数)に分割し て、画像データDataの速度を落としてヵ個のメモリ M1~Mpに格納し、再分割手及4及び合成手段5によ り、配像手段3内に5分割された画像データのそれぞれ をq個に再分割して、それらを合成してデータ電極ドラ イバ13-1~13-qに供給し、データ電極ドライバ 13-1~13-qは、前記記位手段3の画像ゲータに 基づき並列に駆動するようにしている。

【0012】従って、データ電極ドライバの動作速度よ りも違い面像データDataを分割権成したメモリを介 40 して分割し、ブロックに分割したデータ電極ドライバを 並列助作させて表示する場合に、使用するメモリのアク セス速度に応じて配性手段3を分割構成し、またデータ 電極ドライバも動作速度に応じて分割権成すればよく、 画像データDataが高速になり情報量が多くなって も、低速度のメモリの使用を可能とし、またより少ない メモリ数で構成可能な液晶表示装置の配動回路を実質で **85.** 

【0013】また、本発明の第2及び第3の特徴の液晶 表示装置の駆動回路では、図1に示す如く、分割手段1~50~と、紀堂刺御手段7として機能しメモリM1及びM2か

により面像データDataをp個(pは任意の正整数) に分割して、回像データDataの速度を移としてp個 のメモリM1~Mpに格納し、再分割手段4及び合成手 段5により、配信手及3内にp分割された関係データの それぞれを α 個に再分割して、それらを合成してデータ 電極ドライバ13-1~13-aR供給し、データ電極 ドライバ13-1~13-aは、前配記憶手段3の画像 データに基づき並列に収助する。 尚、紀律手段3への書 き込み時、或いは読み出し時の画像データは、記憶刺御 のブロック分割に対応した回像データに並び変えるよう **化している**。

【00~4】従って、面像ゲータDataを記憶手段3 に書き込む前に分割し、飲み出し後に会成することで、 画像データDataよりも遅い動作速度のメモリを使用 するととができ、また配位手段3への書き込み時、収い は読み出し時の画像データを、データ管理ドライバ13 -1~13-qのブロック分割に対応した回像データに 並び変え、更に再分割手設4を設けることでメモリ数を 削減することができ、結果として、画像データData が高速になり情報量が多くなっても、より少ないメモリ 数で、しかも低速度のメモリによる構成が可能となり、 回路規模の縮小、低消費電力化、並びに低コスト化を図 るととができる。

[0015]

【実施例】次に、本発明に係る実施例を図面に基づいて 説明する。

#### 第1実施例

図 2 に本発明の第 1 実施例に係る液晶表示装置の駆動図 脳の構成型を示す。 同盟において、図7(従来例)と重 被する部分には同一の符号を附する。

【0018】図2において、本実施例の液晶表示装置の 駆動回路は、駆動対象である液晶表示パネル11、3個 のブロックに分割されてデータラインを驱动するデータ 電極ドライバ13-1~13-3、ゲートラインを駆動 するゲート電極ドライバ15、画像ゲータDataから データ電極ドライバ13-1~13-3に供給する画像 データを生成する国象データ処理部、並びに、クロック 信号CLK、水平阿期信号Hsync、及び経直回期信 写Vayncから各様成要素の制御信号群con1及び con2を生成するタイミング制御部17から構成され ている。

【0017】国像データ処理部は、ディジタル国像デー タをそのまま出力し、若しくはアナログ国像データDa taをA/D交換して出力するA/D交換部2と、分割 手段1として機能し、関係データDataを奇数及び偶 数者目の画像データに分割してラッチするラッチLI及 びし2と、記憶手段3として機能しラッチL1及びL2 出力も所定の期間保持する2個のメモリM1及びM2

特別平B-102837

ちの飲み出し面像データを、データ電極ドライバ13~ 1~13-3のブロック分割に対応した関係データに並 砂密わるようアクセス制御するアドレスカウンタ7と、 再分割手段4として機能しメモリM1及びM2の出力を ラッチするラッチLA1、LB1、LC1、LA2、L B2、及びLC2と、合成手段5として機能しラッチレ A1、LB1、LC1、LA2、LB2、及びLC2出 力を合成してデータ電報ドライバ13-1~13-3に 供給する合成回路5-1~5-3とから構成されてい ъ.

【0018】本実施例では、A/D変換鏡の画像データ をラッチ回路し1及びし2により分割して速度を得と す。分割数が多いほどメモリ数は増えるが低速で小容量 のメモリを使用するととができる。メモリM1及びM2 に画像データを書き込んだ後、アドレスカウンタ7によ りデータ電極ドライバ13-1~13-3のブロック分 割に対応した面像データに並び変えて読み出し、ラッチ LAI, LBI, LCI, LA2, LB2, RULC2 により再分割する。次に、合成団路5~1~5~3によ りゲータを合成して関像ゲータの速度を上げ、プロック 20 2 [MH z ]のメモリを使用することができる。 毎にデータ電極ドライバ13-1~13-3に対して並 列に画像データを供給する。

【0019】次に、アドレスカウンタ7による画像デー タの並び変え動作について説明する。 置3は、アドレス カウンタイの詳細構成因である。アドレスカウンタイ は、3つのアドレスカウンタ21-1~21-3と、そ れぞれのアドレスカウンタ21-1~21-3出力を活 **択制御信号cadにより選択出力するセレクタ23から** 構成されている。

【0020】また図4(1)は、液晶表示パネル11上 30 第2実施例 の面像データの並びを説明する図である。データA1. Al', A2, A2', …, An, An' はデータ電程 第1ドライバ12-1に、データB1、B1'、B2、 B2', …, Bn, Bn'はゲータ電極第2ドライバ1 2-2K、 f-3C1, C1', C2, C2', ..., C n, Cn' はデータ電極第3ドライバ12-3にそれぞ れ対応している。とこで、配号、付きのデータは保敷番 目のデータであるととを意味している。

【0021】とのような画像データA1、A1', …, An. An', Bl. Bl', ..., Bn, Bn', C 1, C1', …, Cn, Cn' が与えられる時、 図4 (2) に示すように、第1 メモリM1 には奇数番目のデ ータが、第2メモリM2には偶数番目のデータが順次格 納される。

【0022】図5は、入力される国像データData と、画像データの並び変えのためのメモリM1及びM2 からの試み出し動作の概念的説明図である。アドレスカ ウンタ7において、第1アドレスカウンタ21-1によ りアドレスaから、第2アドレスカウンタ21-2によ

りアドレスcからそれぞれ並列にカウントアップし、送 択鍼銀信号cad (タイミング制御部17で生成される 制御信号群con2の1つ) に基づきセレクタ23によ ってアドレスadrを切り換えてメモリM1及びM2の 内容を出力する。ラッチLA1、LB1、LC1、LA 2.LB2.及びLC2のラッチタイミングを選択剛弾 信号cadに同期させれば、ラッチLA1、LB1、L C1, LA2, LB2, 及びLC2の内容は図5(2) に示すような過移となる。また、合成回路5-1~5~ 10 3により合成される画像ゲータ、即ちゲータ電極ドライ パ13-1~13-3に印加される画像データは、合成 部でラッチされ、図5(3)に示すようになり、ラッチ 1、2を合成すると図5(4)に示す如くなる。

【0023】本実施例によれば、関係データD&t&モ 配性手段3に書き込む前に分割し、競み出し後に合成す ることで、国像データよりも違い動作速度のメモリを使 用することができる。例えば、画像データDataの転 送速度がX[MHz](X:任意の正の実数)の場合、 本実施例のような様式とすることでアクセス速度がX/

【0024】また配性手段3への書き込み時、或いは銃 み出し時の画像ゲータを、データ電極ドライバ13-1 ~13-3のブロック分割に対応した国像データに並び 変え、更に再分割手段4及び合成手段5により再分割及 び合成することで、従来3個必要であったところを2個 と、メモリ数を削減するととができる。 結果として、面 像データDataが高速になり情報量が多くなっても、 より少ないメモリ敦で、しかも低速度のメモリによる様 成が可能となる。

図6に本発明の第2実施例に係る液晶表示装置の駆動図 路の構成図を示す。

【0025】本実施例の被基表示装置の駆動回路は、被 **品表示パネル11、奇数番目のデータラインを駆励する** データ電低奇数ドライバ14-1~14-3、偶数番目 のゲータラインを駆動するデータ電極偏数ドライバ14 -4~14-8、ゲートラインを駆動するゲート電極ド ライバ15、面像データDataからデータ電響ドライ パ13-1~13-3に供給する國像データを生成する 4D **西像ゲータ処理部、並びに、クロック信号CLK、水平 町期信号Hsync、及び垂直両期信号Vsync**から 名様成要素の制御信号群con1及びcon2そ生成す るタイミング製御部17から構成されている。

【0028】画像ゲータ処理師は、A/D変換師2、ラ ッチL1及びL2、第1メモリM1及び第2メモリM 2、アドレスカウンタ7、並びにラッチLA1、LB 1、LC1、LA2、LB2、及びLC2から構成され ている。

【0027】とのように、本実施例ではデータ電極ドラ りアドレスbから、第3アドレスカウンタ21-3によ 50 イバを奇数番目のデータライン用と偶数番目のデータラ

特殊平6-102837

イン用とに分けて様成しているので、第1 実施例のよう 化合成回降5~1~5~3によって合成する必要がな い、各部の動作は、第1実施例とほぼ同様である。 【0028】尚、配憶学設3としてのメモリを更に分割 して様成する場合には、合成学段5は必要となる。 [0029]

【発明の効果】以上戦明したように、本発明によれば、 分割手段により面像データをヵ価(ヵは任意の正整数) に分割して、面像データの速度を落としてり個のメモリ にp分割された関係データのそれぞれをq個に再分割し て、それらを合成してα個のゲータ電極ドライバに供給 し、データ電極ドライバは記憶手段の顕像データに基づ き並列に駆動することとしたので、ゲータ電極ドライバ の助作速度よりも速い画像データを分割構成したメモリ そ介して分割し、プロックに分割したデータ電極ドライ パを並列動作させて表示する場合に、使用するメモリの アクセス速度に応じて記憶学段を分割構成し、またデー タ電極ドライバも動作速度に応じて分割機成すればよ く、劉像データが高速になり情報量が多くなっても、低 20 3…記憶手段 道度のメモリの使用を可能とし、またより少ないメモリ 数で構成可能な液晶表示装置の駆動回路を提供するとと ができる。

【0030】また、本発明によれば、分割手段により面 像データをヵ個(ヵは任堂の正整数)に分割して、画像 ゲータの速度を落としてp個のメモリに格納し、再分割 手段及び合成手段により、配性手段内にp分割された過 像データのそれぞれをq個に再分割して、それらを合成 して4個のデータ電艦ドライバに供給し、データ電極ド ライバは配性手段の面像データに基づき並列に駆動し、 との時、記憶手段への書き込み時、或いは読み出し時の 関係データは、配性制御手段によってデータ電極ドライ パのブロック分割に対応した画像データに並び変えるこ ととしたので、関係データを記憶手段に書き込む前に分 御し読み出し後に合成するととで、面像データよりも遅 い動作速度のメモリを使用することができ、また配信手 段への書き込み時、或いは読み出し時の面像データも、 データ電極ドライバのブロック分割に対応した関係デー タに並び変え、更に再分割手段を設けることでメモリ数 を削減することができ、結果として、画像データが高速 40 Hsync…水平四類信号 になり情報量が多くなっても、より少ないメモリ数で、 しかも低速度のメモリによる構成が可能となり、回路規 模の縮小、低消費電力化、並びに低コスト化の可能な液 品表示装置の配助回路を提供することができる。

【図面の簡単な説明】

【図1】本発明の原理糾朔図である。

【図2】本発射の第1実施例に係る被晶表示製匠の駆動 閉路の機能配である。

【図3】実施例におけるアドレスカウンタの詳細構成図 である.

【図4】図4(1)は液晶表示パネル上の固像データの 並びの戦明圏、図4(2)はメモリ内のデータの格納状 織を質明するメモリマップである。

に格納し、再分割手段及び合成手段により、記憶手段内 10 【図 5 】図 5 〈 1 〉は入力される副像データD a t a の 劉明団、図5(2)は面象データの並び変えのためのメ モリからの読み出し動作の観念的範切図である。

> 【図8】本発明の第2英施例に係る液晶表示装置の駆動 回路の構成図である。

【図7】従来の液晶表示装置の転動回路の構成図であ

【符号の説明】

1 …分割手段

2···A/D室換部

4…再分割手段

5…合成手段

5-1~5-3…合成回路

7…アドレスカウンタ(記憶制御手段)

11…被品表示パネル

13-1~13-3…データ電極ドライバ

14-1~14-3…データ電極奇数ドライバ .

14-4~14-8…データ電価係数ドライバ

15…ゲート電極ドライバ

30 17…タイミング制御部

21-1~21-3…アドレスカウンタ

23…セレクタ

M1~Mp, M11~M13...メモリ

L1~Lp…ラッチ

Lll~Lqp···ラッチ

LA1, LB1, LC1, LA2, LB2, LC2...5 ッチ

Data…画像データ

CLK…クロック信号

Vsync…垂直同類信号

conl. con2. con…制御信号群

adr…アドレス


cad…選択制即信号

(6)

特別平6-102837

[図1]

## 本発明の原理説明図




(7)

特略平6-102837


【图2】

第1実施例の液晶表示装置の驱動回路の構成図



[图3]

#### アドレスガウンタの 評価 構設図




(8)

特別平6-102837

[图4]






THUX	第1メモリ	第2メモリ
O	Al	A1'
Q+1	A2	A2'
÷		i
0+n-1	An	An'
b	B1	91
D+1	82	92
:	i	:
p+v-i	₽n	Bn'
C	CI	CI
C+1	C2	<b>C2</b>
•		
C+n-1	Cn	Cn'
	1 (	1 1

(9)

特頭平8-102837

(国5)




(10)

特別平6-102837

[図6]

# 第2 契施例の水晶表示装置の配動回路の構成図



(11)

特別平6-102837

[図7] 粧来の液晶表示装置の駆動回路の構成図

